台积电（TSMC）正在加速推进其下一代先进封装技术CoPoS（Chip-on-Panel-on-Substrate），计划在2026年至2027年间完成验证与试产后，于2028年下半年实现量产 [1, 2, 3, 4, 5, 6, 7, 8, 9]。CoPoS技术采用更大的方形面板，尺寸为310×310毫米，相较于传统CoWoS所使用的圆形晶圆，大幅提升材料利用率，能支持尺寸更大的人工智能芯片 [2, 10, 4, 5, 6, 8, 9]。

公司已在龙潭厂区建立自主CoPoS试生产线，并对台湾本土及国际半导体设备供应商进行并行验证。Ta积电承诺，获选供应商在对应制程阶段将独享100%市场份额，未获选者将被排除 [1, 3, 7]。包括新南、万润、鸿硕等台湾设备厂商在内，正积极争取全球CoPoS设备供应市场份额 [1, 3, 7]。

CoPoS被视为CoWoS的后继技术，克服传统12英寸晶圆封装在应对大型且厚重AI芯片时的基板翘曲及扩展限制难题 [2, 10, 11]。为解决散热及翘曲问题，台积电计划引入玻璃基板作为CoPoS封装核心，预计2030年或以后实现玻璃基板量产，以取代有机基板技术 [11, 12, 4, 5, 6, 7, 8, 9]。玻璃基板具备更佳的热膨胀系数和刚性，显著提升热稳定性，降低封装翘曲风险 [11, 12]。

不过，玻璃基板应用仍面临高速激光穿孔（TGV）、微裂纹控制、均匀蚀刻、动态对位精度及热膨胀匹配等技术挑战 [4, 5, 6, 7, 8, 9]。台湾面板厂在大尺寸玻璃处理及沉积技术上占据领先，能配合半导体厂推动玻璃基板商业化应用 [4, 5, 6, 7, 8, 9]。相关材料供应商开发低温固化介电层，减轻热应力及翘曲风险，设备厂商采用两步激光改性与蚀刻钻孔工艺，实现10微米以下微孔的精准控制，并通过主要IDM客户验证 [4, 5, 6, 7, 8, 9]。

台积电董事长兼CEO魏哲家表示，“无论哪种先进封装技术，台积电的目标就是永远保持世界第一。”他进一步强调，公司客户对台积电信任度极高，“即使要与台积电竞争对手合作都会告知，要让客户觉得离开台积电是很痛苦的事情。” [2] Nvidia CEO黄仁勋指出，先进封装正是AI芯片发展的瓶颈，这也凸显了CoPoS技术的重要性 [2]。

后续计划中，2026年相关设备和材料供应商进入关键验证阶段，2027年龙潭厂区启动CoPoS试产，2028年下半年进入量产阶段，2030年以后则重点推动玻璃基板技术大规模应用 [1, 2, 3, 10, 11, 12, 4, 5, 6, 7, 8, 9]。预计包括未来大尺寸AI GPU芯片在内，Nvidia将成为台积电CoPoS技术的重要客户之一 [2]。